Download Icon

Staatliche Prüfung in Mikrocomputertechnik vom 15.06.2020 + Lösungsvorschlag 1.2

Keine Berechtigung zum Herunterladen
Hey Servus und danke für den Upload! Bei Aufgabe 1.1 in der Lösung, muss da nicht ein & Baustein für RAM 1 und 2 rein? Oder bin ich da im falschen Thema?^^

MfG
Eddy
 
Kein Ding.So ging es mir als ich das erste mal mit Mikro konfrontiert wurde, dann kam SPS mit den ganzen Sprachen dazu und zuletzt die Programmiersprache C.Am liebsten hätte ich mir die Kugel gegeben zu dem Zeitpunkt😂
 
Hi,
Ich mach Elektrotechnik Schwerpunkt EP, schreibe also nur die Vorprüfung.
Weiß wer ob da so Umfangreiche bzw. auch schwierigere Aufgaben drankommen.

Aufgabe 1, 2, und 4 bekomm ich ja noch hin, aber nicht auf 1,5 Std.:cautious:

Die nicht staatlichen Abschlussprüfungen scheinen ja immer dass gleiche Schema zu haben.:unsure:
meist Soll- Ist- Wert vergleichen.
Bei Aufgabe 3, dann halt noch senden.

Ich Frage weil ich mit solchen Aufgaben noch klar komme, sobald Datenspeicher, Interrupt oder Stackpointer kommt versteh ich nur noch die Hälfte.
Es ist auch auf jeden Fall dass Fach wo ich bis jetzt den meisten Zeitaufwand reingesteckt hab. Bestimmt 6-7 Wochen a 1,5Std.
Nächsten Sonntag ist Prüfung:notworthy:, und die will ich mit einer 3 oder besser abhaken. Bin grad noch im 5.Semester hab deshalb auch keine Musterklausur für dass Fach, aber bis jetzt kam eh in jeder Prüfung was anderes dran als in der Mukl.

Vielleicht kann mir dass ein oder andere Beantwortet werden.
 
Hallo jansn,
Ich kann dir leider keine pauschale Aussage dafür geben was rankommt aber kann dir sagen, dass alle Rekonstruktionen der Vorprüfungen die ich durchgearbeitet habe nicht so umfangreich waren.
Die Struktur dessen du dir bereits bewusst geworden bist, ist wohl die Regel für die Vorprüfungen. Nur wer weiß was sich die Prüfer für das nächste Mal einfallen lassen.
Wenn du dir das verinnerlichst, was du erwähnt hast, dann hast du schon gut was abgedeckt.
Für dein Zeitproblem kann ich dir nur empfehlen die gleichen Klausuren öfters durchzuarbeiten, um für dich eine Struktur auszuarbeiten, die du in der Prüfung "nur" abrufen brauchst, um keine Zeit für Kleinigkeiten zu verschwenden.
Mit Kleinigkeiten meine ich z.B den Timerreloadwert ermitteln oder wie man etwas über die serielle Ss versendet oder welche Befehle benutze ich für was oder mit welchen Werten initiiere ich die Register.
Das sollte sitzen, sonst geht enorm viel Zeit für solche "Kleinigkeiten" drauf.
 
Hallo zusammen :) undzwar wie weiß ich wie ich die RAMs oder allgemein die ROMs und RAMs zu verbinden habe mit dem Decoder? Ich sehe das der RAM immer ans ende also an den letzten Port vom Decoder geht und die ROMs nacheinander an Port 1 2 usw. aber das ist ja kein Verständnis für mich dahinter.
Und danke sehr für die Prüfungen und Antworten!

MfG
Eddy
 
Und wenn ich am Decoder an Port 0 zb eine 1 habe und der ROM ein CE/ was muss ich da machen? Der wird ja durch den negierten Eingang durch die 1 ja deaktiviert da die negierung aus 1 ne 0 macht oder nicht?
 
Also ich würd sagen wenn port 0 eine 1 ausgibt wird diese durch die Negierung 0 und da Rom1 Low-aktiv(CE/) ist wird er angesprochen.
Wenn Port 2 eine 1 ausgibt
 
Zb wie bei https://www.techniker-forum.de/downloads/mikrocomputertechniker-staatlich-03-2018-et-dv.1917/
setzen wir Port 0 vom Decoder auf high liegt am CE/ von ROM1 eine 1 an und wird dort zu 0 wenn ich das richtig verstehe. Dann ist dieser
Chip ja nicht auf enable sondern disable.. oder ist er bei einem 0 Signal enabled? Also so wie auf Seite 8 stimmt das ja. In der Prüfung https://www.techniker-forum.de/downloads/mikrocomputertechnik-vom-29-10-2017.1830/ auf Seite 7 hat mich das etwas verschickt..

MfG Eddy
 
An Ce/ muss immer eine 0 Anliegen dass er angesprochen wird, da low aktiv.
An CE muss immer eine 1 Anliegen.

Ich hab mich oben auf die Aufgabe 1 der Prüfung 2020 bezogen, wo ja an Port 0 eine Negierung folgt.

Sprich Port 0 gibt eine 1 aus, Negierung macht eine 0 daraus, und da low aktiv wird er angesprochen.

Rom 2 wird durch eine 1 angesprochen,
Genauso wie RAM 1 und 2.

Ram 3 wiederum braucht dann wieder eine Negierung zwischen sich und dem Portausgang da er low aktiv ist, also bei 0 angesprochen wird.
 
setzen wir Port 0 vom Decoder auf high liegt am CE/ von ROM1 eine 1 an und wird dort zu 0 wenn ich das richtig verstehe. Dann ist dieser
Chip ja nicht auf enable sondern disable.. oder ist er bei einem 0 Signal enabled?

Ich glaube, dass dein Fehler in der Annahme, dass du sagst "wir setzen den Port 0 vom Decoder auf High" liegt.
Man muss unbedingt unterscheiden, ob der Decoder mit 1 oder 0 durchschaltet!
Dazu habe ich beide Möglichkeiten als Tabelle in die Lösung beigefügt. In der Prüfung von mir schaltet der Decoder die Ausgänge auf 1 bei entsprechender Beschaltung der Eingänge.

In der Prüfung vom 03/18 schaltet der Decoder die Ausgänge bei entsprechender Ansteuerung der Eingänge auf 0!
Weil das so ist brauch Rom 1 auch kein Not Gatter um angesprochen zu werden.
In deinem Sinne wäre er bei 0 Enable = würde angesprochen werden.
Da Ram2 KEINEN /CE hat sondern CE, muss man diesen mit einer 1 ansprechen.Da wir wissen, dass der Decoder aber mit 0 durchschaltet brauchen wir für Ram2 ein Not Gatter.Der macht aus der durchgeschalteten 0 vom Decoder eine 1 und spricht somit Ram2 an.
 
Und wenn ich am Decoder an Port 0 zb eine 1 habe und der ROM ein CE/ was muss ich da machen? Der wird ja durch den negierten Eingang durch die 1 ja deaktiviert da die negierung aus 1 ne 0 macht oder nicht?

Auch hier
Der negierte Eingang am Speicherbaustein /CE macht aus keiner 1 eine 0 oder umgekehrt.
Die Negation bedeutet nur, das dort eine 0 anliegen muss, um den Baustein anzusprechen.Mehr nicht.

Aus der hergeleiteten Information nachdem man sich die vorgegeben Leitungen angeschaut hat und entschieden hat, ob der Decoder am Ausgang mit 0 oder 1 durchschaltet ergibt sich dann, ob ich ein Not Gatter(Negationsbaustein) benutzen muss oder nicht.

Beispiel:
Wir wissen, dass der Decoder mit 1 die Ausgänge durchschaltet.
Am Speicherbaustein ist ein /CE Eingang, also entscheidet man sich ein Not Gatter dazwischen zu setzen.
Nur dieser Baustein macht aus eine 1 eine 0 und umgekehrt!
 
Hi,

erstmal danke für die Prüfung :giggle:

Bin grade Aufgabe 1 durchgegangen und habe eine Frage:
RAM1 und RAM2 werden ja über den Decoderausgang 6 gleichzeitig angesteuert.
Beide haben 1Kx8Bit also insgesamt 2Kx8Bit
Also bräuchte mann doch 11 Leitungen um alle Adressen anzusprechen (2Kx8Bit = 2048 = 2^11).
Aus dem X bei A10 würde eine "0" bzw eine "1"
Die Adresse von RAM1+2 würde sich also auf C000H-C700H änden.

Vielleicht liege ich auch total Falsch dann tuts mir leid. 😅
 
Zuletzt bearbeitet:
Hallo Pinky,

Das habe ich mich auch länger gefragt, ob man es nicht so rechnen müsste aber dann bin ich auf die Aufgabe im DAA LM 2 S.79A1 gestoßen.Dort hängt zwar kein Decoder zwischen aber es sind auch 2 Speicherbausteine an einer Leitung und diese sind jeweils 256x4Bit groß. Dort wird auch nicht 256+256 gerechnet.Sondern es wird gesagt für 256x4 brauchen wir 8 Leitungen und das wars.

Erklären kann ich mir das nur so:
Die Daten liegen an allen Speicherbausteinen an.Diese Daten werden von dem Speicherbaustein gespeichert oder gelesen der angesprochen wird.In dem Fall beide.Deswegen haben beide den Adressbereich C000H-C3FFH.Sollen jetzt Daten innerhalb diesen Bereichs gespeichert werden, so werden in beiden Bausteinen an selber Stelle die selben Daten gespeichert.

Entschuldigen brauch man sich nicht.Ich mache auch nur meine Annahmen.Einige stellen sich im Laufe des Lernens als falsch heraus und einige bleiben ebend bestehen.
Da ich im LM auf die Aufgabe gestoßen bin fahre ich mit der Annahme, dass nicht addiert wird weiter.
Solltest du in den Unterlagen oder sonst wo etwas finden was darauf hindeutet, dass man doch aus irgendeinem Grund das so rechnet wie du es sagst, dann Teile es gerne hier.😀
Mich würde es auf jedenfall interessieren.
 
Hi Baam,

Habs mir angeschaut LM2 S.79 A1:

Dort sind es aber 256 x 4 Bit.
Das wären dann 128 x 8 Bit und
Das wiederrum 2mal (RAM1+RAM2) wären dann 256 x 8 Bit also 2^8 = 8 Leitungen.

Bin mir jetzt aber nicht sicher, vorallem die Lösung auf der letzten Seite lässt wie so oft zu wünschen übrig. 😅
Habe ab morgen "Webinar" und schreibe am Sonntag Mikro.
Wenn nicht frage ich mal den Dozenten und schreibe dann seine Antwort.

Gruß Pinky
 
Ich denke auch dass es so gemeint ist dass RAM1 und RAM2 parallel arbeiten,
Sollte jeder einzeln angesprochen werden würde dass dann wohl schon über den CE , oder CE/ Eingang erfolgen und das wird ja ausgeschlossen da die Adresse für beide mit C beginnt.

Die Erklärung vom Dozenten würde mich aber auch interessieren.

So noch eine andere Frage in die Runde,
Beim Schreiben des Assemblerprogramms muss ja nur das Programm geschrieben werden,
oder auch die Erklärungen dahinter?
Hab noch keine Mukla. deshalb die Frage.

Schreib auch am Sonntag
in Nürnberg.
Viel Erfolg allen
 
So noch eine andere Frage in die Runde,
Beim Schreiben des Assemblerprogramms muss ja nur das Programm geschrieben werden,
oder auch die Erklärungen dahinter?
Hab noch keine Mukla. deshalb die Frage.

Genau, es muss NUR das Programm geschrieben werden.Die Kommentare an der Seite habe ich nur hingeschrieben, um meine Gedankengänge etwas nachvollziehbarer darzustellen.
 
Sollte jeder einzeln angesprochen werden würde dass dann wohl schon über den CE , oder CE/ Eingang erfolgen und das wird ja ausgeschlossen da die Adresse für beide mit C beginnt.

Genau das denke ich auch.
Und wegen 2k x 8Bit oder 2k x 4Bit habe ich mir persönlich bis jetzt kein Kopf zerbrochen, weil das für mich nur die BREITE der Speicherstelle(Anzahl der DATENleitungen) ist und somit keinen Einfluss auf die Anzahl der Adressleitungen hat.Habe mich immer an die Stelle wo 2k steht orientiert. Denn diese Stelle hatte für mich diese Bedeutung:
2x1024 = 2048 Speicherstellen im Baustein ,die je nachdem welche Zahl hinter dem x steht, jeweils eine Breite von 4 oder 8 Datenleitungen hat.
So meine Annahmen bisher.
Wüsste leider auch nicht wie man diese Annahmen testen könnte, vlt. indem man sowas auch irgendwie simulieren kann?!

Was der Dozent sagt würde mich auch gern interessieren.
 
Top